咨询热线:400-123-4567

秒速赛车平台:电子产品-ESD设计分析-

  绝大多数情况下,PCB电路板多边有接口及连接线是常见情况;接口及连接线多,就会有测试整改难度的提高,无论系统有多复杂我们还是有对策的。

  从机构上做好静电的防护,用绝缘的材料把PCB板密封在外壳内,不论有多少静电都不能到释放到PCB上。

  有了ESD,迅速让静电导到PCB板的主GND上,可以消除一定能力的静电。

  一方面我们要规划干扰在PCB上的路径(注意这是在电路板-PCB布局布线是需要提前规划的);另一方面要尽量控制干扰的幅度。

  注意有些产品外壳是非金属结构;但系统内部为了产品的强度或者是为了应对EMC设计的需求会有金属背板的设计!我们还要注意以下ESD路径;

  一定是PCB电路板一边的接口及连接线,输入I/O接口及连接线引入了干扰,或者如上述看到产品的结构搭接&孔缝!干扰从内部电路,功能单元,系统走线流向大地!(系统参考接地板)如上面的两图示路径!

  绝大多数情况下,PCB电路板多边有接口及连接线是常见情况;接口及连接线多,就会有测试整改难度的提高,无论系统有多复杂我们还是有对策的!

  首先逐一插拔接口及连接线,看看拔掉哪个接口或连接线可以提高抗扰度。如果可以找得到影响抗扰度的连接线或接口,我们可以直接跨接电容,把干扰旁路掉。

  在对应导线上套磁环可以减小干扰电流,也是措施之一。(我常用这种方法来指导客户进行问题的判断和分析!)

  如果插拔接口或连接线没有明确的发现,就要规划干扰路径也就避免或者减少流经敏感电路的干扰电流,例如避免干扰电流流经CPU/MCU&控制电路及晶振(振荡器布局布线!)电路等;如上图所示!

  即便没有干扰信号,引脚直通也是不合理的,易引起CPU/MCU的故障损坏!

  1.CPU/MCU电源线布线合理,退耦电容适当布置,依靠ESD耦合过来的这点能量拉动电源到复位电平的可能性比较小,不作优先考虑。

  靠近CPU复位引脚切断复位信号线KΩ电阻,复位引脚对地就近并1~10nF电容。相对来说,直接硬复位干扰还是比较容易处理的。

  需要确定的系统MCU/CPU-I/0口或控制信号受干扰引起误动作的情况。

  由于ESD是瞬态干扰,持续时间非常短,重复读取控制信号状态基本上就可以排除干扰。注意增加的滤波电路也有可能起反作用的;例外情况:磁珠与电容组合会展宽干扰电平,需要增加信号确认时间,对于需要快速响应的程序就要好好考虑一下!

  由于ESD是瞬态干扰,数字滤波程序运用排除最大最小值的办法就可以排除干扰。

  B.干扰引起硬复位的情况。主要有两种情况会让CPU/MCU复位,一个是复位引脚受干扰,另一个是电压下降使上电判断电路产生复位信号。

  可能是任何引脚引入干扰的干扰,需要逐一排除,由于很少是单一引脚引入干扰,处理起来比较麻烦,如果结构上或者外围电路上没有有效措施,电路板PCB布局布线重新做的可能性较大。PCB的关键问题点:过大的环路面积造成问题!!

  D.软件敏感性,引脚阻抗Flash芯片写操作;ESD脉冲短,脉冲串也不长,未必与软件敏感状态重叠,秒速赛车平台:电子产品-ESD设计分析-4所以测试验证时要充分考虑这些情况。硬件设计可以提高干扰强度,一定要注意软件敏感环节。

  3.ESD通常是同时存在dv/dt及di/dt,一般dv/dt更容易产生耦合;

  流经敏感电路的共模干扰电流不会消失,它同样还要流回地,任何从敏感电路引出的导线都有可能是流经敏感电路的干扰电流流回地的途径;

  6.共模干扰电流在敏感电路产生差模才会引起干扰,敏感电路有较大的阻抗不平。

相关文章

粤ICP备9754654-1号    Copyright © 2014-2018 秒速赛车官网集团-广州秒速赛车节能照明公司 版权所有